웨이퍼 가공은 웨이퍼 표면에 반도체 소자난 IC를 형성하는 제조공정을
일컫는다.
(1) 웨이퍼 용어
전형적인 반도체 웨이퍼를 위의 그림에 나타내었다.
웨이퍼의 직경은 다양하다.
- 칩, Die : 웨이퍼 표면위에 같은
패턴이 완성되었을 때, 각 패턴은 개별 반도체 소자일 수도 있고,
IC일 수도 있다.
- Scribe Line : 아무런 유니트나 회로가 없는 지역으로 웨이퍼를
개개의 칩으로 나누기 위해 톱질하는 영역이다.
- Enginnering test Die : 각 웨이퍼는 특이한 패턴의 칩 혹은
다이가 몇 개 있다. 현미경으로 보면 다르다는 것을 확실히 알 수
있다.
이는 정상적인 다이와 같은 공정으로 형성된 특별한 테스트
소자가 들어있다.
IC의 트랜지스터, 다이오드, 저항 및 캐패시터는
너무 작아서, 공정중에 테스트하기 어려우므로 이 테스트 다이는
공정중의 품질관리를 위해 크게 만들어진다.
또한 테스트 다이는
수율을 높이는데도 기여하는데, 완성된 웨이퍼의 패턴이 여러 공정의
질을 보여주기 때문이다.
- Edge die : 각 웨이퍼는 가장자리 부분에 미완성의 다이를 가진다.
이들은 미완성이기 때문에 결국 웨이퍼의 손실이 된다.
작은
Wafer에 큰 다이를 넣는다면 웨이퍼의 손실률도 그만큼 커진다.
따라서 이러한 이유로 보다 큰 직경의 웨이퍼를 생산하는 요인이
된다.
- 웨이퍼의 Flats : 웨이퍼의 결정구조는 눈으로 봐서는 식별할수
없다. 따라서 웨이퍼의 구조를 알려주기 위해 결정에 기본을 둔
플랫을 만들어 준다.
스크라이브 라인중의 하나는 플랫에 수직이
되도록 패턴이 형성되어야 한다. 플랫 중 짧은 플랫은 특정한 결정구조와
전기적 형태(N 또는 P)를 알려주기 위한 것이다. 정확한 코드는
결정 성장에서 설명한다.
(2) 기본적 웨이퍼의 가공조작
웨이퍼를 가공할 때 웨이퍼에 회로를
형성하는 데는 많은 복잡한 공정이 필요하다. 공정 단계는 형태와 회로의
복잡도에 따라 다르다.
공정의 전 단계는 30스텝 정도의 주 스텝과
주 스텝마다 15스템의 보조 스텝을 가지기도 한다. 그 중에 단 세가지
기본 동작이 웨이퍼에 적용된다.
- 막 형성
여러가지 물질의 박막을 웨이퍼 표면에 성장시키거나
더한다. 당사에서 제조하고 있는
장비가 이에 속합니다.
- 패턴
웨이퍼로 부터 박막을 선택적으로 제거한다.
- 주입
웨이퍼의 선택된 지역의 저항성과 전도성이 Dopant
첨가에 따라 변화한다.
(3) 막 형성
실리콘 마이크로칩을 만드는 첫 과정은
실리콘 웨이퍼 표면에 SiO2 박막을 키우는 일인데
이 막은 절연체에 속한다.
이 외에 다른 물질이 얹히기도 하는데
이 막은 종류에 따라서 정연체, 도체로 나눈다.
층 |
열산화 |
화학증착 |
증착 |
스퍼터 |
절연체 |
SiO2 |
SiO2
Si3N4 |
|
|
반도체 |
|
에피실리콘
폴리실리콘 |
|
|
도체 |
|
|
Al
Al/Si
Al/Cu
Ni
Au |
Al |
<표 1> 반도체 층과
층형성 기술 |
표 1은 실리콘 기술에서 쓰이는 층과 회로 기능과 웨이퍼 표면에
형성하는 기술을 나타내었다.
(4) 패턴 형성
웨이퍼 위에 형성된 막을 부분적으로
제거하여 패턴을 형성한다.(에피층만은 다르다) 이러한 패턴형성 공정은
PhotoLithography라 불리운다.
패턴은 처음에 유리판에 형성된다.
유리 마스크의 패턴은 Photoresist 공정을 통해 웨이퍼 표면에 전사된다.
(5) Doping
IC는 실리콘 웨이퍼내에 형성된 트랜지스터,
다이오드, 저항의 조합으로 이루어져 있다. 이러한 요소들은 웨이퍼표면에
전도형태와 저항성을 바꾸기 위한 Dopant가 더해진 부분으로 형성되어
있다.
선택적인 도핑은 표면층에 형성된 확산 Mask층을 통해 이루어진다.
- 열적 확산
- 이온주입(Ion Implantation)
열적 확산은 웨이퍼를 1000℃ 가까이
가열하고 Dopant를 함유한 가스에 노출시킴으로써 이루어진다.
불순물 원자는 웨이퍼 표면으로 들어가 불순물 원자로 채워진 부분을
형성한다.
이온 주입은 불순물 원자가 고속으로 가속되어 웨이퍼
표면에 박히게 되는 기술이다.
이온 주입은 훨씬 낮은 온도(200℃
- 400℃)에서 일어난다.
표 2은 세가지 기본 웨이퍼 가공 공정의
개관이며 그 기술도 나타내었다.
분 류 |
목 적 |
기 술 |
층형성
패턴형성
도 핑
|
웨이퍼 표면에 막 형성
웨이퍼 위의 층
선택적 제거
전도도 변화
|
산화 : 대기압
CVD : EPI, 저압
플라즈마 촉진
증착 : 금속
스퍼터 : 금속, 절연체
레지스터 : Positive, Negative
조사 : 콘텍트,
프로젝션,
다이렉트 스텝,
U.V
Deep UV,
E-Beam,
X-ray
에치 : 습식
건식(플라즈마,
Ion)
열확산 : 개관식
폐관식
이온 주입 |
5. 가공절차
반도체 가공시에 각 웨이퍼는 여러가지
공정을 거치게 되는데, 사용된 기술(MOS, 바이폴라등)과 소자나 회로의
복잡도와 관련이 있다.
간단한 금속 게이트 MOS 소자는 기본적으로
다섯번의 마스킹과 한번의 확산을 하는 반면, 기본적인 바이폴라 웨이퍼는
네번의 확산과 일곱번의 마스킹을 하게 된다. 그림13에 바이폴라 공정
흐름도를 나타내었다.
그 조작은 크게 세가지 경우로 나눌 수 있다.
- 불순물 주입단계(Doping)
- 금속 배선 단계(Metallization)
- 보호막 단계(Passivation)
(1) 불순물(Doping sequence)
이 단계에서는 부분적인 N 혹은 P 지역을 웨이퍼 표면에 형성하게
된다.
이것은 반도체 소자 제조에서 가장 많이
쓰이는 단계이다. 도핑 단계가 두번 필요하면 먼저번의 층은 그 전단계의
확산공정으로써 키워진다.
도핑 다음에 이온 주입이 계속되면 산화
스템이 또 필요하다.
(2)
금속 배선 단계
웨이퍼 표면에 도핑단계를 통해 전기적 활성영역이 형성되면, 그 지역
혹은 소자는 배선이 되어야 한다.
반도체 기술에서의 배선은 SiO2나 Si3N4위에
적층된 알루미늄 박막으로 형성된다.
그 아래의 웨이퍼 표면의 지역과
콘텍트를 만들기 위해 절연막에 구멍을 내서 알루미늄이 통하게 되는데,
이 때 마스킹 스텝이 필요하다. 이 마스킹 스텝의 이름이 "콘텍트
마스크"이다.
이 단계는 웨이퍼 표면의 여러 소자를 연결하는
선을 형성하는 마스킹 스텝으로 끝이 난다.
(3) 보호막 단계
도핑 단계의 금속 배선 단게가 끝나면, 소자나 회로의 제조는 끝나지만
다음과 같은 문제점이 남아있게 된다.
- 완성된 회로가 오염을 받기 쉽다.
- 얇고 깨지기 쉬운 금속 배선이 긁힐수 있다.
이 두 문제는 오염에 대한 장벽과
금속 보호를 해주는 얇은 막을 웨이퍼에 씌워줌으로써 해결한다.
불행하게도 웨이퍼를 덮으면 메탈 콘텍트(패드)도 덮어 버린다.
따라서 어셈블리 조작에서 칩 패키지 때 연결을 할 수 있도록 본딩
페드에 구멍을 내는 또 다른 패턴 형성 스텝이 필요하다.
표
4에 바이폴라 공정 흐름도와 금속 게이트 MOS 공정 흐름도를 비교한다.
단
계 |
|
<바이폴라> |
|
|
산화
서브클렉트 마스크
서브콜렉트 확산
에피층
적층
에피층 산화
분리화 마스크
분리화
확산
베이스 마스크
배이스 확산
에미터
마스크
에미터 확산
콘텍트 마스크
금속
증착
금속 배선 마스크
Silox 적층
Silox
마스크 |
산화
소스/드레인 마스크
소스/드레인 확산
게이트
마스크
게이트 산화
콘텍트 마스크
금속
증착
금속 배선 마스크
Silox 적층
silox
마스크
|
|
<표3>
바이폴라와 MOS 공정의 비교 |
바이폴라 |
MOS |
접합
분리형
유전체 분리형
실리콘 온 사파이어
I2L
|
금속
게이트
실리콘 게이트
CMOS
FET
JFET
VMOS |
<표4>
바이폴라와 MOS 소자의 구분 |
(4) 웨이퍼 가공 단가
웨이퍼 가공의 단가는 재료의 장비,
집적도와 스템수에 따라 다르다. 공정 중에 행하는 웨이퍼의 수도
단가에 영향을 준다.
노동, 장비, 그리고 기술의 세 요인에
따라서 좌우된다.
6. 웨이퍼의 선별
공정후에 웨이퍼는 개개의 칩으로
나뉘어 겉을 싸고 패키지로 연결한다. 이것을 어셈블리라고 하는데,
마운팅과 커넥팅 스텝은 노동 집약적 공정이고 또 패키지 재료도
비싸다. 사실 어셈블리 하는데 소요되는 경비는 칩 제조 단가와
비슷하다.
칩중의 상당수는 작동하지 않기 때문에
이를 어셈블리 하는 것은 낭비이다. 칩의 기능을 살피는 일을 웨이퍼
선별(Die sort, Electrical sort)이라고 한다.
이 시험을 위해
웨이퍼는 진공척에 고정되고, 다이의 각 본딩 패드는 금속 Probe로
연결된다. 접촉되면 다이의 DC 파라미터와 기능을 검사한다.
실제 테스트는 컴퓨터로 하며 1초에서 수분정도의 시간이 소요된다.
기능을 수행하지 못하거나 Spec.을 벗어나는 칩은 점이 찍히게 된다.
(1) 칩 용어
그림 17은 MSI 회로의
현미경 사진이다.
- 금속 배선(보통 Al)은 그늘에서도 밝게 보이며 알맹이의
형태를 가진다.
- 회로 표시, 회로번호 표시는 좌측 하단에 표시한다. 보통
Fab을 위한 회로 번호는 팔릴때의 회로번호와는 다르다.
- 오염, 발견되는 오염 조각은 일반적인 실내 먼지보다 휄씬
작다.
- Bonding Pad, 회로의 입력과 출력 단자는 패키지에 연결하기
쉽도록 칩의 가장자리에 위치한다.
- Scribe Line, 회로 부분은 어던
라인으로 둘러 싸여 있다. 라인 바깥쪽은 칩이 절단되기 위해
아무것도 없는 지역이다.
- 연결 않된 소자, 보통 몇 개의 서로 다른 회로를 만들기
위해 개별 소자를 만들어 주는데 완성된 회로에도 쓰이지 않는
회로가 남아 있기도 하다.
- 바이폴라 트랜지스터, 전형적인 바이폴라 트랜지스터가
보인다.
- Alignment Masks는 칩 바깥 가장자리에 있는 Alignment
Masks의 도움으로 행해진다.
웨이퍼 선별 후 거치는 주요 스텝은 다음과 같다.
- 뒷면처리
웨이퍼는
페키지에 맞도록 기계적으로 얇게 하거나 페키지 다이에
붙도록 금속 박막을 증착한다.
- Die Separate
웨이퍼는 스크라이빙이나 톱질에
의해 분할된다.
- Pick
전기적 특성이 양호한 Die가 선택되어 어셈블리
공정으로 보내진다.
- Die Attach
다이를 패키지에 붙인다.
- Wire Bonding
금이나 알루미늄의 가는 선으로 본딩
패드와 패키지의 접속단자를 연결한다.
- 밀봉
다이를 밀봉해서 보호하기 위해 패키지에
겁질을 씌운다.
- 환경 및 기계적 실험
회로와 페키지의 고온, 습도,
기계충격 등에 대한 저항을 실험한다. 고신뢰도 회로소자(Hi
Reliability)는 더 엄격한 시험을 받는다.
- 최종 시험
다이는 웨이퍼 선별처럼 전기적 시험을
받는다.
|
))
